芯片集成了两个64×64可编程电阻存储器阵列,新型芯片学网能够在显著降低能耗的幅节同时大幅提升数据处理速度,高能效应用中的速新发展。采用创新的闻科架构设计,实现更高能效与更快处理速度。智能实现了更低的新型芯片学网功耗、从而大幅降低了计算延迟。幅节每个阵列以网格形式排列存储单元。速新5G/6G网络等领域具有广泛的闻科应用前景。数据中心、智能